LogiCORE SPI-4.2(POS-PHY L4) –  SPI4.2内核是否与ISE 6.1i软件兼容?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4) – SPI4.2内核是否与ISE 6.1i软件兼容?

问题描述

一般问题描述:

SPI4.2 v6.0或v6.0.1与ISE 6.1i软件兼容吗?

解决/修复方法

SPI-4.2 v5.2及更早版本与ISE 6.1i软件兼容。请使用ISE 5.2i SP3。

使用ISE 6.1i CD中包含的CORE Generator不会生成SPI-4.2 v6.0。请参阅(Xilinx答复18163) 。请使用ISE 5.2i软件附带的CORE Generator。生成核心后,可以在以下条件下使用ISE 6.1i实现设计:

– 根据需要使用ISE 6.1i SP1或更高版本。

– 在Map中使用“-timing”开关“-ol high”。

– 如果MAP或PAR失败,请尝试不在MAP中使用“-timing”开关。

– 对于仿真:复位DCM时需要DCM时钟输入,复位脉冲必须为3x CLKIN周期。

– 需要ISE 6.1i SP2及更高版本才能进行Verilog仿真。

SPI-4.2 Lite v2.0

Lite core v2.0已经过ISE6.1i SP2软件的全面测试和支持。

SPI-4.2 Lite v1.2

在以下条件下可以使用ISE 6.1i实现设计:

– 需要ISE 6.1i SP1。

– 对于仿真:复位DCM时需要DCM时钟输入,复位脉冲必须为3x CLKIN周期。

– 需要ISE 6.1i SP2或更高版本才能进行Verilog仿真。

请登录后发表评论

    没有回复内容