7.1i CORE Generator  –  Sim在实现所选内核时遇到问题(SimGenerator)-Altera-Intel社区-FPGA CPLD-ChipDebug

7.1i CORE Generator – Sim在实现所选内核时遇到问题(SimGenerator)

问题描述

关键词:精心制作,SimGenerator,失败,网表,崩溃,不能,不能,核心,CORE,CORE生成器http://support.xilinx.com错误:Sim有问题实现

解决/修复方法

1

这是一条通用消息,表明核心的生成因精化阶段的内部错误而失败。

2

在具有德语或法语区域设置的Windows操作系统上可能会出现此错误消息。有关详细信息,请参阅(Xilinx答复19510)

请登录后发表评论

    没有回复内容