6.1i ISE  – 生成VHDL测试平台模板导致“创建错误 _tb.vhd。默认为样板测试台。 “-Altera-Intel社区-FPGA CPLD-ChipDebug