6.1 EDK如果MHS中未指定,则多时钟信号上的时钟信号连接到相同的时钟-Altera-Intel社区-FPGA CPLD-ChipDebug