6.1i Virtex-II PAR  – 时钟放置失败,BUFGMUX上的IN0和IN1引脚使用冲突无效-Altera-Intel社区-FPGA CPLD-ChipDebug