6.1i Floorplanner  –  PAR Floorplanner显示逻辑后,它不显示它连接的I / O引脚-Altera-Intel社区-FPGA CPLD-ChipDebug