10.1时序分析,约束 – 当FEEDBACK约束太大时,Tdcmino计算不正确-Altera-Intel社区-FPGA CPLD-ChipDebug