XST  – “错误:HDLC编译器:53  –  .v行xx连续分配的非法左侧”-Altera-Intel社区-FPGA CPLD-ChipDebug

XST – “错误:HDLC编译器:53 – .v行xx连续分配的非法左侧”

问题描述

为什么会出现以下错误?

“错误:HDLCompilers:246 – <file> .v line xx对标量reg'<signal>’的引用不是合法的净值左右”

“错误:HDLC编译器:53 – <文件> .v行xx连续分配的非法左侧”

解决/修复方法

如果声明为reg类型的信号使用连续assign语句分配值,则会发生这些错误,如以下示例所示:

<代码>

注册数据;

分配数据= din;

</代码>

如果需要连续分配,则必须使用有线数据类型。

请登录后发表评论

    没有回复内容