LogiCORE SPI-3(POS-PHY L3) –  SPI-3 v2.0和v3.x核心有什么区别?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-3(POS-PHY L3) – SPI-3 v2.0和v3.x核心有什么区别?

问题描述

一般问题描述

目前,SPI-3休息室提供多种版本的SPI-3(PL3)。这些版本之间有什么区别?

解决/修复方法

SPI-3 v2.x和v3.x SPI-3 v2.x和v3.x之间的差异:

FIFO配置:

SPI-3 v2.x内核仅支持1,2和4通道配置。这些内核具有嵌入式通道FIFO,因此可自动执行流程控制和通道仲裁。

SPI-3 v3.x内核支持1到256个通道,并包含一个FIFO。此配置允许用户在核心外部实现数据存储和流控制,以便可以针对应用程序进行优化。

平价:

SPI-3 v2.x内核仅支持实时奇偶校验指示。无法将奇偶校验错误与存储在FIFO中的数据相关联,因为奇偶校验位被标记为在SPI-3接口上接收数据。如果需要每数据包奇偶校验指示,建议迁移到SPI-3 v3.x内核。

SPI-3 v3.x内核支持与用户数据相关的奇偶校验指示。地址有一个单独的奇偶校验位,数据有一个奇偶校验位。这两个奇偶校验位都与用户数据一起通过FIFO,这样用户可以确定哪个数据包导致了奇偶校验错误。如果需要此功能,则建议您使用SPI-3.x内核。

有关SPI-3 v2.x或v3.x内核的详细信息,请参阅SPI-3 IP Lounge上的特定数据表。

请登录后发表评论

    没有回复内容