Core Generator生成的VP30(东侧)的LogiCORE SPI-4.2(POS-PHY L4)v6.0.1-RDClk_P引脚排列与SPW不同Altera_wiki6年前发布220该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容