6.2用于DSP和LogiCORE DDS的系统生成器v4.1  – 如何指定DDS v4.1模块的相位增量?-Altera-Intel社区-FPGA CPLD-ChipDebug