登录后继续评论
登录注册
ChipDebug入站需知
ChipDebug是一个芯片开发调试分享网站 欢迎您的到来!如果您没有帐户请先点击下方按钮进行注册注册
注册即送积分! 获取更多积分的最佳方式是发帖、评论或者分享资料!本站绝大多数资料只是为了防爬虫象征性的加了积分。
本站进行了数据库迁移和系统升级,如果您发现已注册却密码不对,请先使用下方的找回密码,谢谢!
首先建议你以后每次只提一个问题,或者把两个问题有机合成一个问题,这样方便检索和回答。
通常PLL确实是必须从专用时钟管脚输入时钟,
PLL的输出最好也是专用管脚。
至于你图中说的时钟回环这个做法,实不敢苟同,为什么输入的时钟明明最后也是要进PLL的输入脚的,为什么不让它直接进,而要从一个非专用时钟脚进,然后从另一个非专用时钟管脚输出给PLL的专用时钟管脚?