6.1用于DSP的System Generator  – 无法选择器件/速度/包进行生成;一代没有完成-Altera-Intel社区-FPGA CPLD-ChipDebug