LogiCORE SPI-4.2（POS-PHY L4）v6.0 – 动态相位对准接收器核心不符合框架内部要求

问题描述

关键字：核心，发生器，COREGen，SPI，PL4，DPA，snkoof，成帧，时序，约束，ts_align_req，rdclkdiv_gp，rdclk0_gp

一般问题描述

我在动态配置中使用的SPI-4.2 Sink内核不支持内置。

解决/修复方法

此问题是由核心中的计时问题引起的。此问题已在核心版本6.0.1（2003年10月13日提供）中得到纠正，其中UCF文件已得到纠正。

如果您使用的是SPI-4.2 v6.0：

必须在“pl4_wrapper.ucf”文件中添加以下两个约束：

＃设置RDClkDiv_GP到RDClk0_GP时钟域的时序约束：

NET“pl4_snk_top0 / RDClk0_GP”TNM_NET =“RDClk0_GP”;

TIMESPEC TS_ALIGN_REQ = FROM：RDClkDiv_GP：TO：RDClk0_GP：TS_RDClk_P;

由于上述变化，下一节中的-4相移应该被注释掉（或更改为0）：

################################################## ####################

#RDClk DCM相移

＃注意：实例名称可能需要修改以反映用户的设计

＃hierarchy和综合工具。

################################################## ####################

INST“pl4_snk_top0 / pl4_snk_clk0 / DynamicAlignV2.rdclk_dcm0”CLKOUT_PHASE_SHIFT = FIXED;

＃不得更改PHASE_SHIFT值：

INST“pl4_snk_top0 / pl4_snk_clk0 / DynamicAlignV2.rdclk_dcm0”PHASE_SHIFT = -4;

（评论这一行）

#EOF：$ RCSfile：dyn_phase_ucf.align，v $