LogiCORE SPI-4.2(POS-PHY L4)v6.0  – 使用CORE Generator 6.1i生成pl4 v6.0时发生SimGenerator内部错误-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)v6.0 – 使用CORE Generator 6.1i生成pl4 v6.0时发生SimGenerator内部错误

问题描述

一般问题描述:

SPI4.2 v6.0.x内核的安装似乎运行良好,但在尝试在CORE Generator 6.1i中生成相应的内核时,发生了几条错误消息 – 并且没有生成输出文件。

错误信息:

“准备详细说明核心……详细说明模块……错误:发生内部错误。要解决此错误,请参阅http://support.xilinx.com上的答案数据库。错误:Sim在实施时遇到问题选择的核心。将不会生成实现网表。错误:SimGenerator:Sim无法实现自定义参数核心v2p50错误:没有为核心<v2p50>生成EDIF实现网表(.EDN)文件。错误:生成v2p50时遇到错误( SPI-4.2 6.0)。没有生成输出文件。“

解决/修复方法

SPI-4.2(PL4)v6.0x需要CORE Generator 5.2i和SP3。您必须首先安装:带有Service Pack 3的ISE 5.2i和IP更新#2(也称为F_IP2)。任何其他版本的ISE软件(ISE 4.2i,ISE 5.1i或ISE 6.1i)均不支持SPI-4.2 v6.0.x内核。

解决方法:

生成SPI-4.2 v6.0.x内核后,可以使用ISE 6.1i运行实现。

保持ISE 5.2SP3版本生成并使用ISE 6.1i实现。有关此流程的已知问题,请参阅(Xilinx答复18500)

请登录后发表评论

    没有回复内容