CAREGEN:仿真SDA FIR滤波器的技巧-Xilinx-AMD社区-FPGA CPLD-ChipDebug

CAREGEN:仿真SDA FIR滤波器的技巧

描述

一般描述:
仿真时有许多事情需要注意。
SDA FIR滤波器芯由核心发生器产生。

解决方案

SDA FIR滤波器在V1.4.1和以后版本的核心中可用。
发电机。

1。这个核心的最新版本(V1.14或更高版本)可以
在Xilinx Cordelinx网站上找到,

HTTP://www. xLimx.com /Studio/LogICOR/COREGEN/CORELLIX.HTM

仿真过滤器:

2。您应该为至少一个时钟声明全局重置。
循环初始化整个设计。这是一个规则。
对于包含触发器和/或锁存器的任何设计。

三。当RDD变高时,您可以断言第一个数据。
输入数据和ND输入对某些都必须是稳定的。
数据在下一个时钟之前的一段时间
上升时钟边缘。在不久之后声明ND和数据
时钟的下降边缘应该确保这一点
满足要求。ND(“新数据”)可被断言(驱动)
高)在相同的下降时钟边沿作为数据,并且应该
断言一个时钟周期。

4。ND的状态应该始终定义,ND应该
当RDD较低时,不要断言。如果发生这种情况,
过滤器的操作将成为许多时钟的未定义的。
周期。在此期间,行为模型和
实际的过滤器行为将不匹配。

5。当RDY去时,RSLT端口上的输出将是有效的。
高。您必须在所有其他时间忽略RSLT的输出。

6。由于一个问题(CR 103333)以全精度的方式
计算输出宽度,裁剪空ROM选项
通常会给你一个不一致的结果。
你可以期待什么。

为了避免这个问题,你应该允许总是直接COREGEN。
生成具有全精度输出总线宽度的核心。
全精度输出宽度值在
特定FIR滤波器GUI中的输出宽度字段
指定的数据和系数宽度。然而,
字段未预设为默认值,因此必须
手动在字段中输入该值。然后简单地离开
那些不需要的输出位。

换句话说,不要选择小于全部的任何东西。
为FIR滤波器输出在GUI中显示的精度值
宽度…

请登录后发表评论

    没有回复内容