8.1i / 7.1i仿真 – DCM输出为“0”且DCM未锁定(UniSim和SimPrim VHDL型号)(DCM重置要求)Altera_wiki6年前发布270该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容