3.1 System Generator for DSP  – 为什么SysGen不能为Spartan-3器件使用专用乘法器?-Altera-Intel社区-FPGA CPLD-ChipDebug