3.1 SP1用于DSP和XtremeDSP开发套件的System Generator – 如果已存在同名库，为什么Hardware Co-Sim不会提供错误消息？-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

3.1 SP1用于DSP和XtremeDSP开发套件的System Generator – 如果已存在同名库，为什么Hardware Co-Sim不会提供错误消息？

等级-LV1-ChipDebug

6年前发布

90

问题描述

一般问题描述：

在SysGen v3.1中，只要运行XtremeDSP硬件协同仿真流，就会创建一个新库。新库存储运行时协同仿真块。如果用户两次生成相同的子系统，并且未从第一次运行中关闭库，则协同仿真流在第二次运行期间尝试创建库（具有相同名称）时将导致错误。

解决/修复方法

现在，这会导致显示错误消息，并且在将新库放入其位置之前将关闭旧库。

这已在System Generator 3.1 Service Pack 1中修复

http://www.xilinx.com/products/software/sysgen/sg_intro.htm

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分