3.1 SP1用于DSP的系统生成器 – 当我生成核心或使用资源估算器时,为什么我的RAM或ROM块大于预期?-Altera-Intel社区-FPGA CPLD-ChipDebug

3.1 SP1用于DSP的系统生成器 – 当我生成核心或使用资源估算器时,为什么我的RAM或ROM块大于预期?

问题描述

一般问题描述:

当SPRAM的深度,SPROM以下列方式与输入地址宽度(a_w)相关时:2 ^(a_w-1)<depth <2 ^(a_w),SysGen SPRAM和SPROM块应使用深度生成核心我输入的价值。此更改将减少设计所需的Block RAM基元的数量。

此外,单端口Block RAM和ROM的资源估算器应使用GUI中指定的深度值,而不是从地址宽度派生它。但是,这种情况并没有发生。

解决/修复方法

这已在System Generator 3.1 Service Pack 1中修复,可从以下位置获得:

http://www.xilinx.com/products/software/sysgen/sg_intro.htm

请登录后发表评论

    没有回复内容