LogiCORE SPI-4.2(POS-PHY L4)v6.0  –  SPI-4.2信号默认为LVDS,无内部器件终止-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)v6.0 – SPI-4.2信号默认为LVDS,无内部器件终止

问题描述

一般问题描述:

在SPI-4.2的v6.0中,所有SPI总线信号(RDat,RDClk,RDCtl,TDat,TDClk,TCtl)都设置为LVDS,无需内部器件端接或DCI。

解决/修复方法

如果要使用内部器件终止或DCI,则必须使用UCF约束文件指定此项。正确的UCF约束是:

NET“RDat_P(0)”IOSTANDARD = LVDS_25_DCI;

有关SPI4.2的其他支持的I / O标准,请参阅(Xilinx答复20017)

请登录后发表评论

    没有回复内容