EDK  – 当C_CLK_ASYNC参数设置为“0”时,PLB到OPB桥仿真失败-Altera-Intel社区-FPGA CPLD-ChipDebug