ModelSim Xilinx Edition（MXE） – MXE是否支持混合语言VHDL和Verilog仿真？

问题描述

MXE是否支持混合语言VHDL和Verilog仿真？

解决/修复方法

不，MXE不支持混合语言仿真。您可以仿真VHDL或Verilog，但不能同时仿真两者。

但是，您可以在实现后仿真混合语言设计，因为将使用Verilog或VHDL创建后端仿真网表，但不能同时创建两者。只要使用单一语言生成测试平台，就可以使用相同的语言创建仿真网表，从而允许MXE用于仿真。在6.1i中，您可以通过右键单击源窗口中的器件，选择“属性”，并将“生成的仿真语言”更改为VHDL或Verilog来选择将用于创建仿真网表的语言。