Project Navigator  – 移动到库…在模块视图中留下HDL源-Altera-Intel社区-FPGA CPLD-ChipDebug

Project Navigator – 移动到库…在模块视图中留下HDL源

问题描述

使用Source – > Move to Library …选项将HDL源文件从“Module View”移动到“Library View”。但是,HDL源仍然在模块视图中列出。

解决/修复方法

只要模块仍在设计中,它就会显示在层次结构中,无论它在哪个库中。只有从项目中删除模块时才会从层次结构视图中删除它。

请登录后发表评论

    没有回复内容