6.1i ECS – 一个Verilog关键字拼写错误Verilog作为SCH2Verilog生成的测试夹具中的“inital”Altera_wiki6年前发布50该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容