A1.4/F1.4映射将错误的LUT输出连接到FFY D输入-Xilinx-AMD社区-FPGA CPLD-ChipDebug

A1.4/F1.4映射将错误的LUT输出连接到FFY D输入

描述

映射破坏了逻辑的一个例子。
通过将错误的LUT输出连接到
触发器的D输入。

修补程序可用于此问题。

解决方案

这个问题固定在最新的M1.4核心工具更新中。
在Xilinx下载区域可用:

Solaris:http://www. xLimx.com /txPux/Pub/sWelp/M1.4Suial/CaleY-So1717M14.TAR.Z
太阳神http://www. xLimx.com /txPAP/Pub/sWelp/M1.4Suial/CeeYeSun17yM14.TAR.Z
HPUX:http://www. xelimx.com /tx补丁/Pub/sWelp/M1.4Suial/CordeHp17M14.TAR.Z
Win 95/NT:HTTP://www. xLimx.COM/TXPATCHES/PUB/sWelp/M1.4MyActhix/CyeNT17ZIP

请登录后发表评论

    没有回复内容