6.1i时序分析器 – 如果选择reg_sr_q(PTC)或报告最快路径,工具会崩溃-Altera-Intel社区-FPGA CPLD-ChipDebug

6.1i时序分析器 – 如果选择reg_sr_q(PTC)或报告最快路径,工具会崩溃

问题描述

一般问题描述:

当我在“路径跟踪约束”对话框中选择“reg_sr_q”,然后在“选项”对话框下选择“报告快速路径”,然后选择“好”,工具崩溃。

解决/修复方法

最新的6.1i Service Pack中已修复此问题,可从以下位置获得:

http://support.xilinx.com/support/techsup/sw_updates

请登录后发表评论

    没有回复内容