Synopsys Formality,Verplex Conformal  – 使用ISE软件生成的仿真网表时,OBUFTDS上的验证失败-Altera-Intel社区-FPGA CPLD-ChipDebug

Synopsys Formality,Verplex Conformal – 使用ISE软件生成的仿真网表时,OBUFTDS上的验证失败

问题描述

当我在设计中使用OBUFDS时,在将RTL与Post-Place&Route网表进行比较时,验证可能会失败。在后端网表中,OBUFDS转换为OBUFTDS,允许输出为3。然后将3态启用连接到GTS。对于等效性检查,GTS将从网表中删除。在某些情况下,这会导致OBUFTDS具有未连接的3态启用,这会在验证期间导致失败。

NetGen为此设计保留了未连接的3态网络NLW_INST_OBUFDS_LVDS_T_UNCONNECTED。

解决/修复方法

要解决这些错误,请将Formality或Conformal中的选项设置为接地未连接的输入端口。

请登录后发表评论

    没有回复内容