LogiCORE SPI-4.2(POS-PHY L4) – 当试图将DIP2错误注入src内核时,我看不到SrcDIP2Err断言-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4) – 当试图将DIP2错误注入src内核时,我看不到SrcDIP2Err断言

问题描述

一般问题描述:

将无效DIP2发送到SPI4.2内核不会断言SrcDIP2Err。为什么是这样?

在仿真和硬件中都可以看到此行为。

解决/修复方法

赛灵思SPI 4.2源核熄灭帧之后立即 (SrcOof =“1”),核心将本身重新同步到所述第一 “11”非“11”转换(连接TSTAT总线上),为状态序列的开始。

因此,将忽略此转换之前的最后一个DIP2,并且不会为此DIP2声明SrcDIP2Err。

请登录后发表评论

    没有回复内容