6.1i SP2模块化设计 – 顺序模块化设计流程在6.1i软件中不起作用-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

6.1i SP2模块化设计 – 顺序模块化设计流程在6.1i软件中不起作用

等级-LV1-ChipDebug

6年前发布

40

问题描述

一般问题描述：

使用完成的模块（PIM）作为上下文在6.1i软件中不起作用;公布的PIM重新实施而不是引导。

解决/修复方法

最新的6.1i Service Pack中已修复此问题，可从以下位置获得：

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分