LogiCORE HyperTransport v2.0  –  6.1i SimPrims X_LATCHE.v模型的问题导致HyperTransport设计的仿真挂起-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE HyperTransport v2.0 – 6.1i SimPrims X_LATCHE.v模型的问题导致HyperTransport设计的仿真挂起

问题描述

一般问题描述:

在v2.0 HyperTransport LogiCORE的功能或时序仿真期间,仿真在同步开始之前挂起。当核心复位时,仿真会挂起。

解决/修复方法

最新的Xilinx ISE服务包中已修复此问题。请从位于以下位置的Xilinx网站下载该服务包:

http://www.support.xilinx.com/xlnx/xil_sw_updates_home.jsp

包含此修复程序的第一个Service Pack是Service Pack 2。

请登录后发表评论

    没有回复内容