6.1i时序 – 用于计算缓冲区段的最大延迟的错误值。-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

6.1i时序 – 用于计算缓冲区段的最大延迟的错误值。

等级-LV1-ChipDebug

6年前发布

140

问题描述

一般问题描述：

在计算缓冲区段的延迟期间，在将它们添加到反馈循环的编译延迟之前，我们在计算最大延迟时使用最小值：“v4twiz.c file”

Port :: INT32 segmin = min_compdly + min_conndly;

* Port :: INT32 segmax = min_compdly + min_conndly;

解决/修复方法

这假设在Gs2中修复

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分