7.1i时序分析器 – 网络“仅包含”的过滤路径不起作用-Altera-Intel社区-FPGA CPLD-ChipDebug

7.1i时序分析器 – 网络“仅包含”的过滤路径不起作用

问题描述

一般问题描述:

当我在四个网络上选择“仅包含”时,已知受到分析的相关约束的约束,Timing Analyzer报告分析了零项。这些网络受约束限制,应进行分析。他们为什么不“被包括”?

解决/修复方法

标记为“包含”网络的四个网应该产生正确的路径,但是Timing Analyzer“和”所有网络并搜索包含所有网络的路径。这就是Timing Analyzer返回零分析项目的原因。您可以通过在每个报表中创建包含单个网络的单独报表来解决此问题。

请登录后发表评论

    没有回复内容