3.1 System Generator for DSP和5.1i Project Navigator  – 如何使用包含其他库的包的VHDL Black Box实现项目?-Altera-Intel社区-FPGA CPLD-ChipDebug