3.1 System Generator for DSP  – 当使用HDL Co-Sim时,如何从其他库添加VHDL包?-Altera-Intel社区-FPGA CPLD-ChipDebug