10.1 PACE,布局规划编辑器 – “错误:(在标题中)'信号名'列必须存在”-Altera-Intel社区-FPGA CPLD-ChipDebug