12.1定时关闭-时序分析器如何列出定时错误的数量?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

12.1定时关闭-时序分析器如何列出定时错误的数量?

描述

时序分析器如何列出时序错误的数量?

解决方案

时序报告中列出的定时错误的数量反映了无法满足时序规范的路径端点的数量(而不是这些路径端点的路径总数)。

有关更多信息,请参见(赛灵思解答6501)(赛灵思解答4313)

请登录后发表评论

    没有回复内容