9.1i PrimeTime  –  TRACE和PrimeTime之间的时钟偏差不同-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i PrimeTime – TRACE和PrimeTime之间的时钟偏差不同

问题描述

当我在Xilinx时序分析工具和PrimeTime中执行时序分析时,我注意到时钟偏差是不同的。为什么会这样?

解决/修复方法

Xilinx Timing工具中的偏斜计算会产生问题,因为TRACE在全局时钟上处理FF到FF路径的方式与本地时钟上的FF到FF路径不同。

Synopsys提供了一个脚本,可以在PrimeTime中生成与Virtex-II Pro和Spartan-3接近TRACE的时序结果。

请登录后发表评论

    没有回复内容