LogiCORE SPI-4.2(POS-PHY L4)v6.0  – 当SrcBurstMode = 1时,源内核不正确地对突发进行分段-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)v6.0 – 当SrcBurstMode = 1时,源内核不正确地对突发进行分段

问题描述

一般问题描述:

当我使用带有SrcBurstMode = 1的SPI-4.2 v6.0源内核并且源内核超出帧时,它开始在信用边界而不是突发边界上发送训练模式。这违反了Burst FIFO的前提(尽管它没有违反SPI-4.2规范)。正确的行为是在突发边界上发送训练。

解决/修复方法

该问题将在SPI-4.2 v6.1版本中解决。

请登录后发表评论

    没有回复内容