LogiCORE SPI-4.2(POS-PHY L4)v6.0  – 为避免SPI-4.2 v6.0内核上的时序违规而需要的速度文件补丁-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)v6.0 – 为避免SPI-4.2 v6.0内核上的时序违规而需要的速度文件补丁

问题描述

一般问题描述:

本答复记录解释了为什么SPI-4.2 v6.0内核需要速度文件补丁。

解决/修复方法

对于Virtex-II器件:

如果您使用VHDL仿真器执行门级(后NGD或后定时)仿真,并且运行的SysClk速度超过300 MHz,则由于脉冲,您可能会在TDClk输出上看到“x”或未知状态吞咽。

对于Virtex-II Pro器件:

如果您使用的是SPI-4.2内核且使用的是-6或-7 Virtex-II Pro器件,则可能会遇到SPI-4.2时序约束问题。

对于以上两个问题,请下载并安装相应的速度文件:

Virtex-II: http //www.xilinx.com/txpatches/pub/swhelp/speed_files/2v1-116.zip有关详细信息,请参阅(Xilinx答复17716)

Virtex-II Pro: http //www.xilinx.com/txpatches/pub/swhelp/speed_files/2vp1-81.zip有关详细信息,请参阅(Xilinx答复17719)

请登录后发表评论

    没有回复内容