3.1 System Generator for DSP  – 当我的Net和Gateway具有相同的名称时,为什么会出现内部错误?-Altera-Intel社区-FPGA CPLD-ChipDebug