6.1i BitGen – Virtex-II / -II Pro的默认FreezeDCI选项可能会导致比5.2i生成的更大的位文件导致自定义配置失败（DONE保持低电平）在包含DCI的设计中-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面