F1.4,F1.5项目管理器:在未归档(恢复)项目后,设计更改没有体现在实施中。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

F1.4,F1.5项目管理器:在未归档(恢复)项目后,设计更改没有体现在实施中。

描述

关键词:基础、归档、恢复、

紧迫性:标准

一般描述:
在归档一个项目之后,随后未归档项目,设计
在新的实现中没有改变。

解决方案

主要原因是当项目未归档到不同的目录时,
但最初的项目仍在系统中。一旦设计了CHAGE
EDN文件被正确地更新,但是当设计管理器被调用时,它仍然在原始目录位置寻找网表。由于原始项目仍然驻留在机器上,所以设计管理器将使用较旧的网表打开。

为了解决这个问题,重命名原来的网表并重新调用设计管理器。
将出现一个消息框,指示它找不到输入网表。选择OK
然后浏览到新目录中的NETLIST版本。

请登录后发表评论

    没有回复内容