5.2i System ACE CF-数据表包含有关POR_TEST信号极性的不准确信息-Altera-Intel社区-FPGA CPLD-ChipDebug

5.2i System ACE CF-数据表包含有关POR_TEST信号极性的不准确信息

问题描述

一般问题描述:

数据表包含有关POR_TEST信号极性的不准确信息。

解决/修复方法

正确的描述如下:

POR_TEST:上电复位测试输出;这个引脚应该是真正的无板连接。上电期间POR_TEST为低电平且POR_BYPASS和POR_RESET置为高电平(导致器件复位)。上电完成后,当POR_BYPASS为低电平或POR_BYPASS为高电平且POR_RESET为低电平时,POR_TEST为高电平。

* POR组件中的内部定时器电路确定在电源达到ON阈值后何时释放POR_TEST。

请登录后发表评论

    没有回复内容