3.2 EDK SP2  – 当JTAG链中有多个Xilinx FPGA时,连接到OPB MDM-Altera-Intel社区-FPGA CPLD-ChipDebug