如果FPGA的VCCIO接的是3.3V，引脚定义为LVCMOS25的话,2.5V能否被采到为1？-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • ipqsn的头像-ChipDebugipqsn等级-LV1-ChipDebug0

      试一下不就知道了，
      不过最好老老实实按标准搞，别整些不按规矩来的，要不然这颗芯片没问题，下一颗芯片可能就有问题，或者25度没问题，60度有问题，或者换个批次又有问题，或者跑一天没问题，跑两天就出问题了。。。。做工程，按要求来。

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面