6.1i时钟向导/ ECS – 来自XAW或VHDL / Verilog实例化模板的Schematic符号会产生错误的STATUS总线宽度

问题描述

一般问题描述：

当我使用时钟向导从XAW文件生成Schematic符号时，会使用8位STATUS总线创建符号。 STATUS总线应为3位或（2：0）。结果，在综合期间发生错误。

解决/修复方法

此问题计划在ISE 7.1i软件版本中修复。