6.1i ISE  – “错误:16  – 第20行。模块'testbench'与之前定义的同名模块冲突……“-Altera-Intel社区-FPGA CPLD-ChipDebug