6.1i CPLD CPLDFit  – 文本装配器报告中的HDL方程式始终采用ABEL格式(“-ofmt”开关无法生成VHDL或Verilog方程式)-Altera-Intel社区-FPGA CPLD-ChipDebug

6.1i CPLD CPLDFit – 文本装配器报告中的HDL方程式始终采用ABEL格式(“-ofmt”开关无法生成VHDL或Verilog方程式)

问题描述

紧迫性:标准

一般问题描述:

HDL方程式的选项允许我选择显示已实现方程的语言。这不适用于文本fitter报告;方程总是在ABEL中。

解决/修复方法

目前,只有VHDL和Verilog方程可以显示在HTML报告中。

6.1i软件版本中已修复此问题。

请登录后发表评论

    没有回复内容