6.1i XPower CPLD  – 如果输入设置为0 MHz,估计活动率过程可能会失败-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容